PATENT ABSTRACTS OF JAPAN

(11)Publication number: 64-044178 (43)Date of publication of application: 16.02.1989

(51)Int.Cl. H04N 5/335

G11C 19/00 H01L 27/14 H03K 17/00

(21)Application number: 62-199700 (71)Applicant: HITACHI LTD

(22)Date of filing: 12.08.1987 (72)Inventor: IZAWA TETSURO


MIYAZAWA TOSHIO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To have the transfer direction of a signal as bidirections by disposing a pair of switches MOSFETs for transferring a signal passing one directional element to the gate of the MOSFET disposed in a preceding step or a succeeding step.

CONSTITUTION: The MOSFETQ1, Q2 are defined to be input circuits in a shifting operation in a forward direction and the MOSFETQ3, Q4 are defined to be input circuits in a shifting operation in a reverse direction. The MOSFETQ 00 executes an operation as the one directional element for transferring the signal of a high level of the source side of the MOSFETQ08 executing a storing operation and an outputting operation. A control signal for instructing the shifting operation of the forward is supplied to the gate of the MOSFTEQ01, Q02. A control signal for instructing the shifting operation of the reverse direction is supplied to the gate of the MOSFET Q3, Q4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 昭64 - 44178

| <pre>⑤Int.Cl.⁴</pre> | 識別記号 | 庁内整理番号 | | ⑩公開 | 昭和64年(1989)2月16日 |
|--|------|--|------|-----|------------------|
| H 04 N 5/335 G 11 C 19/00 H 01 L 27/14 H 03 K 17/00 | | E -8420-5C C -7208-5B A -8122-5F F -7190-5J | 審査請求 | 未請求 | 発明の数 1 (全11頁) |

②特 願 昭62-199700

型出 頭 昭62(1987)8月12日

砂発 明 者 伊 沢 哲 朗 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

② 発明 者 宮 沢 敏 夫 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

②代 理 人 弁理士 小川 勝男 外1名

明 細 書

発明の名称
半導体集積回路装置

2. 特許請求の範囲

1、第1のタイミング信号がドレインに供給され、 そのゲート容量を記憶手段とし、ソースから出 力信号を送出させる第1のMOSFETと、上 記第1のMOSFETのゲートとソースとの間 に設けられた容量手段と、上記第1のMOSF ETのソースの信号を伝える一方向性素子とを 含む第1の回路と、上記第1のタイミング信号 とは相互に位相が異なる第2のタイミング信号 がドレインに供給され、そのゲート容量を記憶 手段とし、ソースから出力信号を送出させる第 2のMOSFETと、上記第2のMOSFET のゲートとソースとの間に設けられた容量手段 と、上記第2のMOSFBTのソースの信号を 伝える一方向性素子とを含む第2の回路とを対 とする複数の単位回路と、信号伝達方向を択一 的に指示する第1の制御信号と第2の制御信号

によりそれぞれスイッチ制御され、上記一方向 にようそを通した信号を前段又に配置ゲートされた信号を前段又に配置ゲートと、 のMOSFETと、では第1又は第2のMOSFETと、できる一対のスイッチMOSFEによって、 第1の制御信号と第2の制御信号によって、 の動作状態において、 の一方路及のの第1と訳る配置が はのMOSFETのゲートに初めによる 第2のMOSFETのゲートに初め信号を できる一対の入力回路とからなる信達で 具備することを特徴とする半導体集積

2. 上記第1と第2の回路における一方向性素子を介した信号は、上記第1及び第2の制御信号に、上記第1及び第2の制御信号に従ってそれぞれスイッチ制御されるスピされる、中位回路の対応する第1と第2の回路におけるも上記一方向性素子を通した信号をリセット用MOSFETのゲートに伝えのより、上記信号伝達回路を双方向せることにより、上記信号伝達回路をスイナミック型シフトンジスクとして動作さる

ものであることを特徴とする特許請求の範囲第 1項記載の半導体集積回路装置。

3. 上記双方向グイナミック型シフトレジスタと しての動作を行う信号伝達回路は、MOS形固 体攝像装置における光電変換信号読み出し動作 を行う走査信号を形成するものであることを特 徴とする特許請求の範囲第2項記載の半導体集 種回路装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、半導体集積回路装置に関し、例えばダイナミック型シフトレジスタを含むMOS形 固体機像装置に利用して有効な技術に関するものである。

〔従来の技術〕

従来より、フォトダイオードとスイッチMOS FET(絶縁ゲート形電界効果トランジスタ)と の組み合わせからなるMOS形園体撮像装置が公 知である。このような簡体機像装置に関しては、 例えばコロナ社「撮像工学」頁126~頁147、 1985年9月「テレビジョン学会技術報告」頁49~頁54、及び特開昭56-152382号等公報がある。

(発明が解決しようとする問題点)

上記のような固体摄像装置においては、水平走 査動作及び垂直走査動作を行うために、ダイナミック型シフトレジスタが用いられる。このような 走査 回路にダイナミック型シフトレジスタを用いることによって、回路の簡素化及び高密度化と低 稍費電力化が可能になる。

しかしながら、ダイナミック型シフトレジスタ さしては、スタティック型シフトレジスタのまされている方向にシフト動作を行うものが開発されていないため、上記固体機像装置にあっては定立ったのは、上記走査方向が一義的に決められてしまる情報といないのがは、よいでは、上記走査方向が一義的に決められてが現ることによる格別な問題は指摘されいが現状である。しかしながら、監視装置にあっては、カメラ本体を隠すためにミラーを用いて撮影する

ことの必要がしばしば生じる。ミラーを用いて撮影を行うと被写体の左右が逆転したものを撮影することなる。したがって、それをモニターするとき又はビディオテープレコーダに録画したものを再生するとき、左右が入れ換わった画像を見ることになってしまう。そこで、走査方向を逆にした関係接てを形成することが考えられるが、その用途が限られてしまうため量産性が悪くなってコスト高になる。

この発明の目的は、信号の伝達方向を双方向に 行うことを可能にしたダイナミック型信号伝達回 路を含む半導体集積回路装置を提供することにあ る。

この発明の他の目的は、双方向のダイナミック型シフトレジスタを含む半導体集積回路装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規 な特徴は、本明細書の記述および添付図面から明 らかになるであろう。

(問題点を解決するための手段)

本願において開示される発明のうち代表的なも のの概要を簡単に説明すれば、下記の通りである。 すなわち、第1のタイミング信号とそれと位相が 異なる第2のタイミング信号がそれぞれドレイン に供給され、そのゲート容量を記憶手段とし、ソ ースから出力信号を送出させるMOSFBTと、 上記MOSFETのゲートとソースとの間に設け られた容量手段と、上記MOSFETのソースの 信号を伝える一方向性素子とをそれぞれ含む第1 と第2の回路を一封とする複数の単位回路と、ほ 号伝達方向を択一的に指示する第1の制御信号と 第2の制御信号によりそれぞれスイッチ制御され、 上記一方向性素子を通した磁号を前段又は次段に 配置される第1又は第2の回路のMOSFETの ゲートに伝える一対のスイッチMOSPET及び 一方と他方の端に配置される単位回路に上記制御 信号によって択一的に動作状態にされる一対の入 力回路とにより信号伝達回路を構成する。

(作用)

上記した手段によれば、一方から他方又はその

逆方向に何かって選択的に信号伝達動作を行わせることが可能となる。

(実施例)

第1図は、この発明をダイナミック型シフトレジスタに適用した場合の一実施例の回路図が示されている。同図の各回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような1個の半導体基板上において形成される。

MOSFETQ08は、記憶動作と出力動作を行う。すなわち、MOSFETQ08は、そのゲート容量を記憶手段としている。ゲート容量を記憶手段としている。ゲートQ08はオン状態になり、そのドレインに供給されるタイネン状態になり、そのドレインに供給されるのと、MOSFETQ08のしきい値電圧にあるとと、MOSFETQ08のゲートとフィストラップ容量C1が設けられる。上

01とQ02のゲートには、左方向から右方向に 向かうシフト動作(フォワード)を指示する制御 信号Fが供給される。上記一対のスイッチMOS PETC01は信号の伝達に用いられ、他のスイ ッチMOSFETQ02はりセット動作のために 用いられる。この回路はフォワード動作において は初段回路とされるから、シフト動作に伴うりせ ット信号を発生させる単位回路が存在しないから スイッチMOSFETQ02は用いられない。す なわち、MOSFETQO2は資酵しても何等間 題ない。他の上記スイッチMOSFETQ03と Q04のゲートには、右方向から左方向に向かう シフト動作(リバース)を指示する制御信号Rが 供給される。上記一対のスイッチMOSFETQ 0 3 は信号の伝達に用いられ、他のスイッチMO SFETQ04はリセット動作のために用いられ る。この回路はリバース動作にいては最終段回路 とされるから、シフト動作に伴う信号伝達を行う べき単位回路が存在しないからスイッチMOSE ETQ03は用いられない。すなわち、MOSF

記MOSFETQ088のソースには、信号伝達動作を行うためにタイオード形態にされたMOSFETQ08のMOSFETQ00が設けられる。このMOSFETQ08のクースと側ででいた。MOSFETQ08のクースと側ででいた。特に制限されなが、上記MOSFETQ08のでは、というにはいるというのでは、というにはいるというのでは、というにはいるというにはいるというにではいる。というにはいるというにではいる。というにはいるというにではいる。というにはいるというにはいるというにはいるというにはいる。というにはいる。というにはいるというにはいる。

上記ダイオード形態のMOSFETQ00のツース側(ダイオードとしてのカソード側)には、MOSFETQ08の出力信号B0を伝達させるための伝達回路が設けられる。この実施例では、双方向のシフト動作を実現するため、一対のスイッチMOSFETQ01とQ02及びQ03とQ04が設けられる。上記スイッチMOSFETQ

BTQ03は省略しても何等問題ない。

上記ダイオード形態のMOSFBTQ00のツートのでは、MOSFBでは、 MOSFBでは、 MOSFBでは、 MOSFBでは、 MOSFBでは、 MOSFBでは、 MOSFBでは、 MOSFBでは、 MOSFBである。 上に、 MOSFBである。 上に、 MOSFBである。 上に、 MOSFBである。 上に、 MOSFBである。 上に、 MOSFBである。 上に、 MOSFBである。 といいて、 MOSFBである。 は、 MOSFBでは、 Mosfb

上記回路の対をなす半ビット分の単位回路(第 2の回路)は、MOSFETQ10ないしQ19 から構成される。ただし、記憶及び出力動作を行 うMOSFETQ18のドレインには、タイミン が信号 ø 1 が供給される。また、出力側に設けられるリセット用MOSFETQ19のゲートには、タイミング信号 ø 2 が供給される。そして、上記第1の回路のフォワード方向の信号伝達用のスイッチMOSFETQ18のゲートに伝えられる。逆に、第2の回路のリバース方向の信号伝達用のスイッチMOSFETQ13を通した信号は、第1の回路のMOSFETQ13を通した信号は、第1の回路のMOSFETQ08のゲートに伝えられる。

上記フォワード及びリバース方向の信号伝達用のスイッチMOSFETによる信号伝達経路は、MOSFETQ20ないしQ29からなる第1の回路及びQ30ないしQ39からなる第2の回路、MOSFETQ40ないしQ59からなる第2の回路からなる単位回路、MOSFETQ60ないしQ69からなる第1の回路からなる単位回路においても同様である。

回路を構成することになる.

信号B0に対応した回路におけるリバース方向のシフト動作においてオン状態にされるリセット信号伝達用のスイッチMOSFETQ04は、1ピット分後の回路(信号B2)のリセット用MOSFBTQ26のゲートに伝えられる。すなわち、リバース方向のシフト動作のとき上記信号B0がハイレベルにされるとき、それがMOSFETQ26をオン状態にして、信号B2を一方向にした伝達をサン状態にノードN2をリセット動作を行うものである。

同様に、リバース方向のシフト動作にあっては、信号B1のハイレベルによって、信号B3に対応した上記同様なノードN3のリセットがMOSFETQ36とにより行われる。以下同様に組み合わせによって、リバース方向のハイレベルのシフト動作に伴うノードN4~N8のリセット動作が行われる。

この実施例では、タイミング信号φ1とφ2の 位相を異ならせることなく、リバース方向でのシ フト動作を行わせるため、半ビット分の回路が余 分に設けられる。すなわち、MOSFETQ80 ないしQ89からなる回路は、リバース方向のシ フト動作を行うための入力回路として用いられる。 これによって、出力信号B0ないしB8のうち、 後述するような固体摄像装置の走査動作を行わせ るための出力信号としては信号B1、B3、B5、 B 7 が用いられる。それ故、リバース方向のシフ ト動作では1ビット分の単位回路の組み合わせは、 フォワード方向の1ピット分の単位回路の組み合 わせが1回路分ずれている。例えば、信号B4に 着目すると、フォワード方向のシフト動作の場合、 MOSFETQ40ないしQ49は、出力信号B 5に対応したMOSFETQ50ないしQ59と 1ビット分の単位回路を構成するのに対し、リバ ース方向のシフト動作の場合、MOSFETQ4 0ないしQ49は、出力信号B3に対応したM0 SPETQ30ないしQ39と1ビット分の単位

フォワード方向のシフト動作における上記類ののシフト動作における上記類似の構成とされる。すなわち、ノードNOにあってイットMOSFETQ22を介してりせっトMOSFETQ32を介してりせった。出力信号Bといる。また、ノードN1にあっては、シナMOSFEれる。また、ノードN1にあっては、シナETQ32を介してリセットMOSFETQ15かオン状態にされることによりまりをのリセットが行われるものである。

MOSFETQ1とQ2は、フォワード方向のシフト動作における人力回路とされる。すなわち、MOSFETQ1のゲートには、制御信号Fが供給され、フォワード方向のシフト動作のときにオン状態にされる。MOSFETQ1は、入力パルスφinをタイミング信号φ1を受けるMOSFETQ2を介して上記MOSFETQ08のゲート

に伝える。

MOSFETQ3とQ4は、リバース方向のシフト動作における入力回路とされる。すなわち、MOSFETQ3のゲートには、制御信号Rが供給され、リバード方向のシフト動作のときにオン状態にされる。MOSFETQ3は、入力パルスφinをタイミング信号φIを受けるMOSFETQ4を介して上記MOSFETQ88のゲートに伝える。

この実施例のダイナミック型シフトレジスタの フォワード方向の動作の一例を第2図のタイミン グ図を参照して次に説明する。

図示しないが、フォワード方向のシフト動作のときには制御信号ドがハイレベルにされる。この制御信号ドのハイレベルに応じて、各スイッチMOSFETQ01、02ないしQ81、Q82がオン状態にされている。また、入力回路のスイッチMOSFETQ1がオン状態にされている。このとき、制御信号Rはロウレベルにされ、それに対応した各スイッチMOSFETはオフ状態にさ

れることはいうまでもない。

タイミング信号 ø 1 に同期して入力パルス ø in がハイレベルにされる。これによって、MOSFETQ08のゲート容量には、入力パルス ø inのハイレベルがMOSFETQ1とQ2を介して伝えられる。これによって、MOSFETQ08はオン状態にされる。

タイミング信号 olがハイレベルからロイレベルからロイング信号 olがハイレベルからロイレベルにおり clast と c

イレベルにされる。ただし、このノードN0のレベルは、MOSFETQ00のしきい値電圧分だけレベルが低下したものとされる。このノードN0のハイレベルは、スイッチMOSFETQ11を通して次段回路のMOSFETQ18のゲート電極に伝えられ、そのゲート容量及びブートストラップ容量C2をハイレベルにする。これによって、MOSFETQ18はオン状態にされる。

タイミング信号 φ 2 がハイレベルからロウレベルになった後にタイミング信号 φ 1 がハイレベルにされる。タイミング信号 φ 1 がハイレベルにされる。タイミング信号 φ 1 がハイレベルにこる MOSFETQ18を通してインベルからロウレビスのようと、メクイミング信号のハイレベルは既にオン状態号 B1との出これを通して出力信号 B1とのとこれを対しているものである。これイレベルが書き込まれているものであるたれる。このと言いてルベルに応じて MOSFE 出入信号 B1のアート電圧を昇圧させる。これによ

って、タイミング信号 øiのハイレベルは 現失なく出力信号 Bionハイレベルに応じてダイオード Nie Hion Mosfer Qioのしたが、フード Nie Douk Control Contr

タイミング信号はよがハイレベルからロウレベルになった後にタイミング信号は2がハイレベルにされる。タイミング信号は2がハイレベルにされると、MOSFETQ19がオン状態にされるから出力信号B1はハイレベルからロウレベルに高速に引き抜かれる。また、タイミング信号は2のハイレベルは既にオン状態にされているMOSFETQ28を通して出力信号B2として出力さ

れる。このとき、ブートストラップ容量C3にも 上記ハイレベルが書き込まれているものであるた め、出力信号B2のハイレベルに応じてMOSF ETQ18のゲート電圧を昇圧させる。これによ って、タイミング信号φ2のハイレベルはレベル 損失なく出力信号B2として出力される。上記出 力信号B2のハイレベルに応じてダイオード形態 のMOSFETQ10を通したノードN2もハイ レベルにされる。ただし、このノードN2のレベ ルは、MOSFETQ20のしきい値電圧分だけ レベルが低下したものとされる。このノードN2 のハイレベルは、スイッチMOSFETQ21を 通して次段国路のMOSFETQ38のゲート電 極に伝えられ、ゲート容量及びブートストラップ 容量C4をハイレベルにする。これによって、M OSPETQ38はオン状態にされる。また、上 記ノードN2のハイレベルは、スイッチMOSF ETQ22を通してノードN9に対応したリセッ トMOSFETQ05のゲートに伝えられる。こ れによってMOSFETQ05がオン状態にされ るから、ノードNOがハイレベルからロウレベルにリセットされる。このようにノードNOのリセット動作を1ピット分遅らせるのは、出力信号B1の出力レベルを確保するためのものである。すなわち、出力信号B1とノードNOとはスイッチMOSFETQ01を介して結合されているため、出力信号B1の出力タイミングでノードNOをリセットさせることができないからである。

以下、同様な動作によってフォワード方向のシフト動作が行われる。

この実施例のダイナミック型シフトレジスタの リバース方向の動作の一例を第3図のタイミング 図を参照して次に説明する。

図示しないが、リバース方向のシフト動作のときには制御信号Rがハイレベルにされる。この制御信号Rのハイレベルに応じて、各スイッチMOSFETQ03.04ないしQ83.Q84がオン状態にされている。また、入力回路のスイッチMOSFETQ3がオン状態にされている。このと3、無確信号Fはロウレベルにされ、それに対

応した各スイッチMOSPETはオフ状態にされることはいうまでもない。

タイミング信号 ølに同期して入力パルス øin がハイレベルにされる。これによって、MOSFETQ88のゲート容量には、入力パルス øinのハイレベルがMOSFETQ3とQ4を介して伝えられる。これによって、MOSFETQ88はオン状態にされる。

態のMOSFETQ80を選したノードN8もハイレベルにされる。ただし、このノードN8のレベルは、MOSFETQ80のしきい値電圧分だけレベルが低下したものとされる。このノードN8のハイレベルは、スイッチMOSFETQ83を選して次段回路のMOSFETQ78のゲートを置及びプートストラップ容量C7をハイレベルにする。これによって、MOSFETQ78はオン状態にされる。

タイミング信号 φ 2 がハイレベルからロウレベルになった後にタイミング信号 φ 1 がハイレベルにされる。タイミング信号 φ 1 がハイレベルにされる。タイミング信号 φ 1 がホン状態にされていると、MOSFETQ 8 はハイレベルからロウグ信号 Φ 1 を出力信号 B 8 はハイレベルからロウグ信号 Φ 1 を記して出力信号 B 7 を登せる。このとき、プートストラップ容量 C 8 におれる。このとき、プートストラップ容量 C 8 におれる。このとき、プートストラップ容量 C 8 においるしているものであるため、出力信号 B 7 のハイレベルに応じて MOSF

タイミング信号 ø I がハイレベルからロウレベルになった後にタイミング信号 ø 2 がハイレベルにされる。タイミング信号 ø 2 がハイレベルにされると、MOSFBTQ79がオン状態にされるから出力信号B7はハイレベルからロウレベルに高速に引き抜かれる。また、タイミング信号 ø 2 のハイレベルは既にオン状態にされているMOS

れによってMOSFETQ86がオン状態にされるから、ノードN8がハイレベルからロウレベルにリセットされる。このようにノードN8のリセット動作を1ビット分遅らせるのは、出力信号B7の出力レベルを確保するためのものである。すなわち、出力信号B7とノードN8とはスイッチMOSFETQ83を介して結合されているため、出力信号B7の出力タイミングでノードN8をリセットさせることができないからである。

以下、同様な動作によってフォワード方向のシフト動作が行われる。

なお、入力パルスφinが供給されるとき、そのハイレベルに応じてオン状態にされるリセットMOSFETQ17ないしQ77によって、フォワード方向とリバース方向の入力段回路を除く他の回路のノードN1ないしN7のリセットが行われ

第4図には、上記ダイナミック型シフトレジス タが用いられる固体撮像装置の一実施例の要部回 路図が示されている。同図では、3行、2列分の

FETQ68を通して出力信号B6として出力さ れる。このとき、ブートストラップ容量C7にも 上記ハイレベルが書き込まれているものであるた め、出力信号B6のハイレベルに応じてMOSP ETQ68のゲート電圧を昇圧させる。これによ って、タイミング信号するのハイレベルはレベル 損失なく出力信号 B6として出力される。上記出 力信号B6のハイレベルに応じてダイオード形態 のMOSFETQ60を通したノードN6もハイ レベルにされる。ただし、このノードN6のレベ ルは、MOSFETQ60のしきい値電圧分だけ レベルが低下したものとされる。このノードNB のハイレベルは、スイッチMOSFETQ63を 通して次段回路のMOSFETQ58のゲート電 極に伝えられ、ゲート容量及びプートストラップ 容量C6をハイレベルにする。これによって、M OSFETQ58はオン状態にされる。また、上 紀ノードN6のハイレベルは、スイッチMOSF ETQ64を通してノードN8に対応したリセッ トMOSFETQ86のゲートに伝えられる。こ

図路が代表として例示的に示されている。 厨図の各回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリンコンのような 1 個の半導体基板上において形成される。

1つの画素セルは、フォトダイオードD1と生生 選走を線V1にそのゲートが結合されたスイマチ MOSFETQ101と、水平MOSFETQ100 2の直列回路から構成される。上記フォトダイオ ードD1及びスイッチMOSFETQ101、スイン ードD1及びスイッチMOSFETQ101、の 102からな個の開発セルと同じ行(水平Q103、 配置される他の出力ード線HS1にお合さに を表される水平信号線HS1にお合さに 地の行についても上記同様なとによった 他の行についても上記同様などには、たれるに 対応した垂直線V1には、上記で記した がでした。 がでした。 がでいる。 は、上記で記した。 がでいる。 は、上記で記した。 がでいる。 は、上記で記した。 がでいる。 は、上記で記した。 がでいる。 は、上記で記していた。 がでいる。 は、上記で記した。 がでいる。 がでい Q103等が結合される。このことは、例示的に 示されている他の行の垂直走査線V2及びV3に おいても同様である。

水平走査線は、問図において緩方向に延長され、 同じ列に配置される画素セルのスイッチMOSF BTQ102.Q106.及びQ110のゲート は、共通の水平走査線H1に結合される。他の列 に配置される画素セルも上記同様に対応する水平 走査線H2等に結合される。

上記垂直走査線V1、V2及びV3は、上記水平信号線HS1ないしHS3を縦(垂直)方向に延長される出力線VSに結合させるスイッチMOSFETQI13ないしQ115のケートにも結合される。この出力線VSとバイアス電圧VBとの間には、読み出し用の負荷抵抗Rが設けさされたの間には、読み出し用の、で蓄積された光信号に対応する。ことによって、その画素セルが適いたができる。というの読み出し動作と、次の読み出し動作のためのリセット(プリチャージ)動作とが同時に行わ

れる。上記負荷抵抗Rにより得られた電圧信号は、 プリアンプPAによって増幅され、図示しない出 力回路を通して出力される。

この実施例では、上記各行の水平信号線HS1ないしHS3には、スメア、ブルーミング等の偽信号を除去するために、リセット用MOSFETQ120ないしQ122は、後述するようなタイミング関係をもって水平帰線期間内にオン状態にされ、各水平信号線HS1ないしHS3等にパイアス質肝VBを供給するものである。

これらのリセット用MOSFETQ120ない しQ122の動作は次の退りである。垂直走査線 V1がハイレベルのとき、第1行目の読み出し動 作が水平走蚕線H1、H2・・・が時系列的に 順次ハイレベルにされることによって行われる。 すなわち、このようにして次々に選択される画素 セルのフォトダイオードに蓄積された光信号に対 からの読み出し動作と、次の読み出し動作のため

のリセット(プリチャージ)動作とが同時に行われる。上記負荷抵抗 R により得られる上記光電流に対応した電圧信号は、プリアンプ P A によって地幅され、図示しない出力回路を通して出力される。

上記1つの行の読み出しが終了すると、水平帰線期間に入る。この期間において上記垂直走査線V1はハイレベルからロウレベルにされ、非選択状態に切り換えられる。そして、リセット信号RSがハイレベルにされ、上記各リセット用MOSFETQ120ないしQ122をオン状態にする。これによって、非選択状態の水平信号線HS2等に発生した前述したような偽信号のリセットが行われるものである。

上記のような固体撮像装置の水平走査線 H 1. H 2 · · · 等を順次選択する選択信号を形成する水平シフトレジスタ H S R として、第1 図に示したような双方向のダイナミック型シフトレジスタが用いられる。上記双方向ダイナミック型シフトレジスタは、前述のようにフォワード方向とリバ

ース方向のシフト動作を行うものであるため、水 平走査線の走査方向を任意に指定可能となること 作を指定すると、通常の一次方向のシフト動作を指定すると、通常の画素信号の読み出して、りができると、立右を逆転させた画像信号ができるとなる。例えば、監視カラメに直接は、監視カラメには野びの中に撮影には、まう一を介して被写体のを行う場合、上記リバース方向のシフト動作を指定することによって、上記左右が逆転してい映像信号を得ることができる。

なお、垂直走査線V1、V2、V3・・・等の選択信号を形成する垂直シフトレジスタVSRとして、上記同様に双方向のダイナミック型シフトレジスタを用いると、上下が逆転した映像信号を得ることもできる。上記のように水平及び垂直シフトレジスタを用いて、それぞれ共にリバース方向のシフト動作を指示すると、被写体を180°

回転させた映像信号を得ることができる。

例えば、上記機能をビディオチープレコーダ用 の固体摄像装置に設けて、スイッチの操作により 任意に指定できるようにすると、それを用いて左 右逆転、上下逆転及び180°回転させた撮影が 可能になるから、トリック撮影等のような遊びが、 できるものとなる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(1)第1のタイミング信号とそれと位相が異なる第 のタイミング信号がそれぞれドレインに供給され、 そのゲート容量を記憶手段とし、ソースから出力 信号を送出させるMOSFETと、上記MOSF ETのゲートとソースとの間に設けられた容量手 段と、上記MOSFETのソースの信号を伝える 一方向性素子とをそれぞれ含む第1と第2の回路 を一対とする複数の単位回路と、信号伝達方向を 択一的に指示する第1の制御信号と第2の制御信 号によりそれぞれスイッチ鞘御され、上記一方向 とができるから、監視カメラを天井又は壁の中に 性素子を選した信号を前段又は次段に配置される

第1又は第2の回路のMOSFETのゲートに伝 える一対のスイッチMOSFETを設けることに よって、双方向の信号伝達動作が可能になるとい う効果が得られる。

②上記(1)により、上記単位回路における第1と第 2の回路のダイオード形態のMOSFETを通し 、たノードの信号を、それより1段(1ピット)後 の第1と第2の回路の出力信号によりそれぞれり セットさせる回路を設けることによって、双方向 のダイナミック型シフトレジスタを構成すること ができるという効果が得られる。

③上記ダイナミック型シフトレジスタを固体機像 装置の走査タイミング信号を形成するシフトレジ スタに用いることによって、被写体を左右、上下 逆転されたと等価の撮影が可能になるという効果 が得られる。

(4)上記(3)により、ミラーを用いて撮影を行っても、 逆転した被写体をもとに戻した映像信号を得るこ 嵌め込んでも通常の映像信号を得ることができる

という効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸脱しな い範囲で種々変更可能であることはいうまでもな い。例えば、第1図の実施例回路において、シフ ト方向を指示する制御信号F.Rは、外部端子か ら供給するものの他、ワイヤーボンディング又は マスタースライス方式によって固定的に発生させ るものであってもよい。また、外部端子から供給 する場合、同時に制御信号PとRが発生されるこ とがないから、1つの外部端子から供給すること ができる。また、同図において、リセット用MO SFETQ05, Q06, Q09 ないし Q85, Q86、Q89を省略するものであってもよい。 この場合には、例えば、論理"1"の信号がタイ ミング信号 φ 1 と φ 2 に応じて双方向に選択的に 順次伝達されるという信号伝達国路を構成するこ とができる。

また、第4図に示した固体摄像装置の垂直信号

線は、奇数フィールドと偶数フィールドとで1本 分づらせて一対づつ選択状態にするようにしても よい。これにより、インタレースに対して空間的 糞心を上下に移動させた画像信号を得ることがで きる。この場合、上記一対つづ選択される水平信 号線に対応して一対からなる出力線を設けるもの としてもよい。このように、固体撮像装置の具体 的構成は種々の実施例形態を探ることができる。

この発明は、前記固体機像装置の他、前記のよ うに選択的に双方向に信号伝達が可能にされた信 号伝達国路やダイナミック型シフトレジスタを含 む各種半導体集積回路装置に広く適用できるもの である.

(発明の効果)

本願はおいて開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、第1のタイミング信 号とそれと位相が異なる第のタイミング信号がそ れぞれドレインに供給され、そのゲート容量を記 億手段とし、ソースから出力信号を送出させるM

特開昭 64-44178 (10)

OSFETと、上記MOSFETのゲートとソースとの間に設けられた容量手段と、上記MOSFETのゲートとソースとの間に設けられた容量手段と、上記MSを一方向性業子とそれぞれ含む第1と第2の回路を一対とする領域を発生する。 単位回路と、信号伝達方向を択一的に指示する領域の制御信号と第2の制御信号によりそれぞれの第1の計制御信号によりを通した。 1の制御信号と第2の制御信号によって、第3のMOSFETを設けることによって、数方向の信号伝達動作が可能になる。

4・図面の簡単な説明

第1図は、この発明に係るダイナミック型シフトレジスタの一実施例を示す回路図、

第2図は、上記ダイナミック型シフトレジスタ のフォワード方向の動作の一例を説明するための タイミング図、


第3図は、上記ダイナミック型シフトレジスタ のリバース方向の動作の一例を説明するためのタ ィミング図、 第4図は、上記ダイナミック型シフトレジスタ が適用される固体操像装置の一実施例を示す要部 回路図である。

V S R · · 垂直シフトレジスタ、HSR· · 水 平シフトレジスタ、PA · · プリアンプ


代理人弁理士 小川 勝男








特開昭 64-44178 (11)



第 4 図



HSR:太平シフトレジスタ VSR:垂直シフトレジスタ PA:ブリアンブ